【FPGA】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装

Vivado 是 FPGA 厂商赛灵思公司（XILINX）于 2012 年发布的集成设计环境。

Xilinx 7系列FPGA全局时钟缓冲器基本单元

Global Clock Buffer Primitives（全局时钟缓冲器基本单元）在FPGA（现场可编程门阵列）和其他数字系统中扮演着至关重要的角色。这些基本单元被设计用于处理、分配和增强时钟信号，以确保系统中的各个组件都能以精确和同步的方式工作。

Live555 C++ arm linux64 RTSP推流开发

如果选成了armlinux，这样make的时候用的就是交叉编译工具链，仅适用于从x86机器上给arm机器编译。编好了再运行sudo make install之后，就会把头文件放到。安装时如果直接在arm板子上装，生成makefile时就直接写。由于不能apt-get install，所以先官网下载源码。编译demo的时候，在makefile中增加-I和-L就行。安装可以看这篇博文前部，基本都会遇到test问题。中，不需要添加环境变量。不能写成armlinux。OpenSSL必须安装。

OpenHarmony开发-连接开发板调试应用

在OpenHarmony开发过程中，连接开发板进行应用调试是一个关键步骤，开发者需要在真实的硬件环境中测试和优化他们的应用。本文详细介绍了OpenHarmony开发中连接开发板调试应用的操作步骤。首先，我们需要搭建OpenHarmony的开发环境，正确安装OpenHarmony-SDK和所需的驱动程序。接着，我们通过USB连接方式将开发板连接到开发机。在连接成功后，我们使用DevEco-Studio部署和启动应用。通过监控应用在开发板上的运行情况，我们可以利用日志输出进行问题诊断。

AD从原理图到PCB超详细教程

我在学习AD的时候，看了网上很多教程，但是东西很杂，有很多条理不清而且废话很多，所以相信大家学习的时候也是遇到一样的困难。我就特地写一篇帖子，整理了一下AD从画原理图开始一直到画完PCB文件的所有步骤，一方面是供大家参考学习，另一方面可以方便我自己学习记忆更加深刻。我用的版本是AD16中文版，大家用新的版本AD20或者AD22应该操作都是差不多的。

【uses ARM-Compiler ‘Default Compiler Version 5‘ which is not available 】

由于Keil MDK5.37预装的是最新的ARM Compiler Version6，不再预装ARM Compiler Version5先右击查看工程属性，在Target标签下，我们可以看到Compiler Version5就是丢失的。

3. WiFi基本原理

WiFi的全称是Wireless Fidelity。它是一种无线网络通信技术，由Wi-Fi联盟拥有，目的是改善基于IEEE802.11标准的无线网络产品之间的互通性，允许电子设备在没有物理连接的情况下进行高速数据传输。此外，WiFi也被视为IEEE 802.11标准的同义词。802.是网络协议。具体来说，802.是国际电工电子工程师学会（IEEE）制定的局域网和城域网标准的一部分。这些标准涵盖了一系列的无线和有线技术，包括以太网、令牌环、无线局域网等。每个标准都有一个特定的编号，例如802.11。

OpenHarmony开发-系统烧录

本文详细介绍了烧录OpenHarmony系统到开发板的操作流程。从基础的硬件准备和软件环境设置入手，详细说明了如何配置开发环境、构建系统镜像等过程，详细描述了烧录过程中的关键步骤，以及如何使用专用工具将OpenHarmony系统镜像传输到开发板。同时，文章也列出了烧录过程中可能遇到的常见问题及其解决方案。

IAR9.30以上版本安装、注册、新建工程和配置过程详细介绍

IAR 一般是指一款嵌入式软件的集成开发环境，类似于 MDK-Keil 这款软件。IAR 对于不同的内核处理器，是对应不同的 IAR 软件的，IAR 到目前为止支持大部分的MCU，比如8051系列、ARM架构系列、MSP430系列、AVR系列等等这些常用的芯片架构。对于 ARM 架构的芯片，有对应的 IAR Embedded Workbench for ARM 软件平台，因为我主要是使用 ARM 架构芯片，下面安装、注册和使用都是基于这个版本进行介绍的。

【ARM Cortex-M 系列 1 -- Cortex-M0, M3, M4, M7, M33, M35P 差异】

Cortex-M0 是 ARM 公司推出的一款微控制器（MCU）核心。这个核心是基于ARMv6-M架构设计的，只支持 56 条指令的小指令集，大部分指令是 16 位指令, 是 ARM Cortex-M 系列中的入门级产品。Cortex-M0 的设计目标是提供一种低成本、低功耗的解决方案，适用于简单的微控制器应用。它的特点包括：小型和低功耗：Cortex-M0 的硬件设计非常紧凑，消耗的功率也非常低，这使得它非常适合在功率和空间受限的应用中使用。简单的指令集：Cortex-M0 使用的是。

银河麒麟服务器系统sp2-arm版本安装mlnx网卡驱动

银河麒麟服务器系统sp2-arm版本安装mlnx网卡驱动

【数字IC/FPGA】书籍推荐（1）----《轻松成为设计高手--Verilog HDL实用精解》

【数字IC/FPGA】书籍推荐（1）----《轻松成为设计高手--Verilog HDL实用精解》

4人竞赛数字抢答器vivado软件verilog代码ego1开发板

4人竞赛的数字抢答器。(1)具有定时抢答功能,且一次抢答的时间由主持人设定,本抢答器的时间 设定为60秒以内,当主持人启动“开始”开关后,定时器开始计时。(2)设定的抢答时间内,选手可以抢答,抢答成功定时器停止工作,显示器上显示选手的号码和抢答时间。并保持到主持人按复位键(3)抢答器开始时数码管显示序号0,选手抢答实行优先锁存,优先抢答选手 的编号一直保持到主持人将系统清除为止。抢答后显示优先抢答者序号,并且不出现其他抢答者的序号。 (4)当设定的时间到,而无人抢答时,本次抢答无效,发出报警指

2024年集创赛FPGA紫光同创赛道男女声，童声变声

本代码是笔者参加2024年集创赛紫光同创赛道，在网上的代码，论文，课设等基础上编辑出来的一款带有GUI界面的数字变声器，变声效果良好，可以直接运行，有相关变换说明。能够直接打开指定格式的音频文件，实现音频的播放暂停，具有男女声转换，童声转换的功能，且能显示音频的时域图，FFT频谱图，共振峰及基音周期转换前后零极点图，方便对比观察。

CRC校验原理与FPGA实现（含推导过程）

本文介绍了CRC校验中的基本概念，包括CRC校验模型、生成多项式、校验码宽度、数据宽度、寄存器初始值等。同时推导了串行CRC校验与并行CRC校验的公式与相应的电路，包括长除法、线性移位寄存器法设计的串行CRC校验电路与由线性移位寄存器法校验电路推导得到的并行CRC校验电路，我们还给出了相应的电路对应的RTL代码，并进行功能验证，验证通过。

FPGA时序分析与约束（0）——目录与传送门

关于时序分析和约束的学习似乎是学习FPGA的一道分水岭，似乎只有理解了时序约束才能算是真正入门了FPGA，对于FPGA从业者或者未来想要从事FPGA开发的工程师来说，时序约束可以说是一道躲不过去的坎，所以这个系列我们会详细介绍FPGA时序分析与约束的相关内容。

RTL是什么，Verilog的语法能不能看我的这一篇大致知道。

Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。

FPGA原理与结构（6）——分布式RAM（Distributed RAM,DRAM）

FPGA中的DRAM，DRAM的配置方式，DRAM的原理与结构，DRAM的实现方式，vivado推断DRAM和BRAM，Distributed RAM

【FPGA】Verilog：锁存器 Latch | RS Flip-Flop 与 D Flip-Flop 的实现

本章将理解 RS/D 锁存器的概念，了解 RS/D/JK 触发器的概念，使用 Verilog 实现各种锁存器 (Latch) 和翻转器 (Flip-Flop)，并通过 FPGA 验证用 Verilog 的实现。

FPGA智能交通灯控制器系统系统设计

把由5OM的有源晶振产生的现场可编程逻辑器件FPGA 的系统时钟输入到分频模块，经分频模块分频产生频率为1Hz的时钟脉冲，作为控制定时模块、控制模块、紧急模块、计数模块的时钟信号，然后再由定时模块来控制紧急模块和控制模块，按照交通管理规则控制交通工作状态的切换，最后，由系统时钟和计数模块以及控制模块来共同控制计数器控制模块，计数器的时钟为lHz，再把计数器控制模块送出的BCD码送给译码器译码后，送给数码管显示各方向直行绿灯的倒计时。特殊状态1：道路特殊情况时，主干道和支路都是黄灯，数码管为00，不改变。